為什么dsp總是在復(fù)位狀態(tài)？回答:。Dsp一直處于復(fù)位狀態(tài)，一般是引腳接觸不良或者復(fù)位程序?qū)е碌?。?fù)位后需要重新加載加載FPGA、DSP等。也可以在這個操作之前，根據(jù)需要，初始化CPU，加載系統(tǒng)文件等

為什么dsp總是在復(fù)位狀態(tài)？

回答:。

Dsp一直處于復(fù)位狀態(tài)，一般是引腳接觸不良或者復(fù)位程序?qū)е碌摹?/p>

復(fù)位后需要重新加載加載FPGA、DSP等。也可以在這個操作之前，根據(jù)需要，初始化CPU，加載系統(tǒng)文件等操作，然后初始化一些配置芯片；軟復(fù)位不需要加載FPGA、DSP等。，但只是初始化一些配置芯片。

因為如果你自己復(fù)位的話，這個復(fù)位過程肯定是有其他程序支持的，也就是說并不是真正意義上的全面的軟件重啟?？赡苁浅绦蛱仄瘘c或者配合片內(nèi)復(fù)位模塊產(chǎn)生相當于硬件復(fù)位的效果(比如芯片上集成了WDT)。

fpga把dsp復(fù)位需要多長時間？

大概需要八個小時，因為時間太長容易造成擁堵，時間太短系統(tǒng)也不順暢。

FPGA的復(fù)位管腳怎么弄，我看有些是接在時鐘輸入上，什么意思？

R

在大學學習的電路，模電，數(shù)電什么的到底有沒有用？我感覺很迷茫？

我 我是你的少校。當然它 如果你畢業(yè)后的工作是這個專業(yè)的，那么it 如果它 沒有多大用處。;不是這個專業(yè)的！

請教：時鐘和復(fù)位怎么測量？

ALT:在設(shè)計一些項目時也允許復(fù)位信號從這些管腳輸入，這樣復(fù)位信號就可以達到各個模塊的延時。

fpga下載后，reg和net未復(fù)位之前的初始值怎么確定？

led _ r；你可以認為，在FPGA器件上電，加載配置文件后，key_rst的值立即改為這個值；或者在FPGA正常啟動后，在最短的建立和保持時間內(nèi)將其更改為初始值。

原因大致是這樣的:

1，F(xiàn)PGA器件上電時寄存器reg和線性線變量的初始值默認為0，這是由器件特性決定的。

2、rst_n應(yīng)該是導線類型的默認輸入信號。

3，led _ r；key_rst的初始值取決于rst_n，異步重置。因此，F(xiàn)PGA器件上電正常工作后，rst_n保持低電平初始值，只需要一個門電路的基本最小反應(yīng)時間(即器件邏輯單元的最小建立和保持時間)，即可以保證兩個寄存器變量led _ r；key_rst的值從上電時的默認低電平跳到設(shè)置的初始值。相當于組合邏輯電路發(fā)生變化的時間。對于FPGA項目，你可以認為是瞬間發(fā)生的，因為這個跳轉(zhuǎn)時間已經(jīng)等于或者低于邏輯單元最大工作時鐘頻率的周期時間。